لیتوگرافی ۲ نانومتری TSMC پیشرفت قابل توجهی ارایه می کند

طبق روزنامه Taiwan Economic، لیتوگرافی ۲ نانومتری TSMC پیشرفت بزرگی کرده است. روند تحقیق و توسعه اکنون در مراحل پیشرفته است. این شرکت خوش بین است که بازده تولید آزمایشی آن در نیمه دوم سال ۲۰۲۳ می تواند به 90 درصد برسد. گفته می‌ شود که لیتوگرافی ۲ نانومتری TSMC پیشرفت قابل توجهی ارایه می کند.

لیتوگرافی ۲ نانومتری TSMC

زنجیره تامین همچنین نشان داد که برخلاف فرآیندهای ۳ نانومتری و ۵ نانومتری که از FinFET استفاده می کنند، فرایند ۲ نانومتری TSMC از یک ساختار جدید ترانزیستور اثر میدانی کانال چند پل (MBCFET) استفاده می کند.

سال گذشته تیم تحقیق و توسعه پروژه ۲ نانومتری را برای یافتن راهی عملی برای توسعه ایجاد کرد. با توجه به هزینه، سازگاری تجهیزات، بلوغ فناوری و عملکرد ، 2 نانومتر معماری MBCFET را بر اساس فرآیند گیت فراگیر (GAA) اتخاذ می کند. با این کار محدودیت فیزیکی نشت کنترل فعلی FinFET به دلیل کوچک شدن فرآیند حل می شود. TSMC پیش از این اعلام کرده بود که تحقیق و توسعه 2 نانومتری آن در Baoshan و Hsinchu انجام خواهد شد. همچنین در حال برنامه ریزی برای چهار پارچه ویفر فوق العاده بزرگ از P1 تا P4 است که مساحت بیش از 90 هکتار را پوشش می دهد.

با نگاهی به پیشرفت تحقیق و توسعه فعلی 2nm شرکت TSMC ، باید تولید آزمایشی را در سال 2023 و تولید انبوه را در سال 2024 ارایه کند.

ترانزیستورها – کلیدی برای فرآیندهای پیشرفته تولید نیمه هادی

ترانزیستورها کلید دستیابی به موفقیت در فرآیندهای پیشرفته تولید نیمه هادی هستند. به عنوان مثال، در مرحله 45 نانومتری ، صنعت فرآیند لایه عایق / دروازه فلزی (HKMG) با عیار بالا را معرفی کرد. نسل دوم فرآیند لایه عایق / دروازه فلزی با عیار بالا در 32 نانومتر معرفی شد. با این حال، هنگامی که اندازه ترانزیستور کمتر از 25 نانومتر است، اندازه لوله اثر میدان مسطح سنتی نمی تواند کاهش یابد.

ترانزیستور  Field-Effect یا (FinFET) که توسط پروفسور هو ژنگمینگ از دانشگاه کالیفرنیا در برکلی اختراع شد، این مشکل را حل می کند. ایده اصلی ساخت سه بعدی ترانزیستور اثر میدانی است. این ترانزیستور نیمه رسانای اکسید فلز جدید می تواند کنترل مدار را بهبود بخشد و جریان نشت را کاهش دهد.

به لطف اختراع FinFET، اینتل 22 نانومتری FinFET تجاری را در سال 2011 راه اندازی کرد. از آن زمان، صنعت FinFET روند تولید نیمه هادی را از 22 نانومتر به 5 نانومتر رسانده است. با این حال، فرایند 5 نانومتری ترانزیستور را به سطح اتمی کاهش داده است. قطر اتمهای سیلیکون 0.117nm است و 3nm تقریباً طول 25 اتم سیلیکون است که انتهای آن به انتها متصل است.

فناوری FinFET در فرایند تولید 4nm / 3nm متوقف می شود

برای ادامه روند نیمه هادی های کوچک سازی، لازم است فناوری های جدیدی معرفی شود. GAA یا (Gate-all-around، around the gate) که توسط  TSMC تصویب شده است GAAFET نیز نامیده می شود. همان مفهوم FinFET است. تفاوت این است که دروازه GAA به دور کانال پیچیده می شود. با توجه به طراحی های مختلف ، GAA نیز اشکال مختلفی دارد. چهار فناوری جریان اصلی ، نانوسیم ها ، باله های پل چند منظوره ساختاری ورق مانند ، نانوسیم های مقطعی شش ضلعی و نانورنج ها هستند.

فناوری GAA معرفی شده توسط سامسونگ Multi-Bridge Channel FET یا (MBCFET) است که یک باله پل چند کاناله با ساختاری مانند صفحه است. در پذیرش فناوری GAA، سامسونگ حتی رادیکال تر است. گزارش شده است که سامسونگ فرایند ۳ نانومتری GAA را معرفی می کند تا عملکرد فرآیند 3nm خود را 35٪ افزایش دهد و در مقایسه با 7nm مصرف انرژی را 50٪ کاهش دهد. با این حال ، TSMC تا 2nm فناوری GAA را معرفی نخواهد کرد.

GAA می تواند عملکرد و کاهش مصرف برق را به همراه داشته باشد ، اما هزینه آن نیز بسیار زیاد است. هزینه فرآیند 28 نانومتری 62.9 میلیون دلار است و 5 نانومتر به 476 میلیون دلار می رسد. سامسونگ ادعا می کند که هزینه 3 نانومتری GAA آن ممکن است از 500 میلیون دلار فراتر رود.

منتظر تراشه های ۲ نانومتری هستید؟